日前，中国华夏芯公司宣布，其异构计算处理器IP核已经在硅片上成功实现，并已通过HSA（异构系统架构）一致性测试。华夏公司宣布了新的机器学习和深层神经网络的开源项目，旨在进一步推动HSA异构计算的发展。这次华夏芯推出的产品则是国内企业在异构计算上的技术突破，并有望在人工智能、机器视觉、工业4.0、移动通信、无人机等领域推广应用。

异构计算处理器

什么是异构计算

同构计算是使用相同类型指令集和体系架构的计算单元组成系统的计算方式。而异构计算主要是指使用不同类型指令集和体系架构的计算单元组成系统的计算方式，常见的计算单元类别包括CPU、GPU、DSP、ASIC、FPGA等。异构计算用简单的公式可以表示为“CPU+XXX”，究其本质而言Cpu+本质上指的是单核与多核能力的提升。举例来说，AMD着力发展的APU就属于异构计算，用公式表示就是CPU+GPU。

由于术业有专攻，CPU、GPU、DSP、ASIC、FPGA各有所长，在一些场景下，引入特定计算单元，让计算系统变成混合结构，就能让CPU、GPU、DSP、FPGA执行自己最擅长的任务。如果能做到无缝地将运行于CPU之上的通用计算、运行于GPU之上的并行计算、运行于DSP之上或者ASIC/FPGA之上的优化计算整合在一起，就能获得更好的应用性能，更低的功耗等特性，相对于同构计算而言也可能有一定性能优势。

异构计算处理器

在超算上已经得到广泛应用

其实，异构计算对大家而言并不陌生，在TOP500刷榜的天河2号和神威太湖之光都采用了异构计算。其原因就在于异构计算能带来很高的性能和性能功耗比，以天河2号的一个计算节点为例。

Xeon E5的满载功耗达145W，双精浮点为0.21T Flops，而Xeon PHI功耗300W，双精浮点达1T Flops。

天河2号一个计算节点由2片Xeon E5和3片Xeon PHI，理论双精浮点性能为3.42T Flops，功耗为1190W，理论双精浮点性能与功耗的比值为2.87GFlops/W。相同功耗下使用8片Xeon E5只能获得1696Gflops的理论双精浮点性能，理论双精浮点性能与功耗的比值为1.42GFlops/W。从数据可以看出，在同等功耗下，在使用Xeon PHI加速后，理论双精浮点性能与是只使用Xeon E5的2倍。

正是因为异构计算在理论上有着诸多的优势，一些媒体将“CPU+XXX”称为下一代处理器。